您现在所在位置: 首页 >> 新闻中心 >> 行业新闻

公司动态

行业新闻

台积电挑战极限:进军1nm工艺!2050年可到0.1nm
2020-04-27 08:55:09
详细内容

我们现在使用的半导体大部分是硅基电路,问世已经60年了,多年来都是按照摩尔定律2年一次微缩的规律发展,但它终究是有极限的。台积电在突破5nm、3nm及未来的2nm之后,下一步就要进军1nm工艺了。

根据台积电的规划,今年会量产5nm工艺,2022年则会量产3nm工艺,2nm工艺已经在研发中了,预计会在2024年问世。

2nm之后呢?台积电在日前的股东大会上也表态,正在研究2nm以下的工艺,正在一步步逼近1nm工艺。

1nm工艺不仅仅是这个数字看上重要,它还有更深的含义——1nm级别的工艺有可能是硅基半导体的终结,再往下走就需要换材料了,比如纳米片、碳纳米管等等,2017年IBM领衔的科研团队就成功使用碳纳米管制造出了1nm晶体管。

硅基半导体工艺的极限其实一直在突破,之前的说法中,10nm、7nm、5nm、3nm甚至2nm都被当做过硅基工艺的极限,现在来看还是一步步被突破了,如果不考虑台积电、三星在工艺命名上的营销套路的话。

1587948743270077.webp

在2019年的Hotchips会议上,台积电研发负责人、技术研究副总经理黄汉森(Philip Wong)在演讲中就谈到过半导体工艺极限的问题,他认为到了2050年,晶体管来到氢原子尺度,即0.1nm。

关于未来的技术路线,黄汉森认为像碳纳米管(1.2nm尺度)、二维层状材料等可以将晶体管变得更快、更迷你;同时,相变内存(PRAM)、旋转力矩转移随机存取内存(STT-RAM)等会直接和处理器封装在一起,缩小体积,加快数据传递速度;此外还有3D堆叠封装技术

———— / END / ————

引用自:半导体设备资讯站

*免责声明:半导体设备资讯站。文章内容系作者个人观点,转载仅为了传达不同观点交流与提升半导体行业认知,不代表对该观点赞同或支持,如转载涉及版权等问题,请发送消息至公号后台与我们联系,我们将在第一时间处理,非常感谢!

1587087104343493.webp

1587087138795108.webp


上一篇
下一篇